次世代の Ryzen AI 300 シリーズ ラップトップが間もなく発売されます

これらには、CPU、GPU、NPU などのいくつかの重要なエンティティを強調する新世代プロセッサが搭載されます。

The next generation of Ryzen AI 300 series mobile processors is just around the corner, and they will be integrating a new generation of silicon that will feature several key units, such as the CPU, GPU, and NPU.

次世代の Ryzen AI 300 シリーズ モバイル プロセッサが間もなく登場し、CPU、GPU、NPU などのいくつかの主要ユニットを備えた新世代のシリコンが統合される予定です。

A new block diagram has surfaced, showing how AMD has organized everything inside. The Strix Point silicon die measures around 225 mm², which is 66% larger than the previous generation (Phoenix at 135.99 mm²).

新しいブロック図が明らかになり、AMDが内部のすべてをどのように整理したかが示されました。 Strix Point シリコン ダイの寸法は約 225 mm² で、前世代 (Phoenix の 135.99 mm²) より 66% 大きくなっています。

Strix Point Block Diagram, CPU

Strix Point ブロック図、CPU

On the left side of the block diagram is the central processing unit (CPU) section, where you can see the four Zen 5 cores at the top, each featuring 1 MB of L2 cache and sharing a 16 MB L3 cache. Below that are the eight small Zen 5C cores, each with 1 MB of L2 cache and sharing an 8 MB L3 cache.

ブロック図の左側は中央処理装置 (CPU) セクションで、上部に 4 つの Zen 5 コアが表示されます。各コアは 1 MB の L2 キャッシュを備え、16 MB の L3 キャッシュを共有します。その下には 8 つの小さな Zen 5C コアがあり、それぞれが 1 MB の L2 キャッシュを備え、8 MB の L3 キャッシュを共有します。

The various modules within each core are also visible, such as the branch predictor, instruction prefetcher, integer execution, floating-point units, caches, etc.

分岐予測器、命令プリフェッチャー、整数実行、浮動小数点ユニット、キャッシュなど、各コア内のさまざまなモジュールも表示されます。

Over on the right is the graphics processing unit (GPU) section, where we can see eight work group processors (WGPs) of the RDNA 3.5 architecture, each featuring two compute units (CUs) for a total of 16 CUs or 1024 stream processors, along with 512 KB of L1 cache, 2 MB of L2 cache, primitive and raster units, and four render backends (RB+) and a media engine (on the right) that’s complimented by a display engine at the top.

右側はグラフィックス プロセッシング ユニット (GPU) セクションで、RDNA 3.5 アーキテクチャの 8 つのワーク グループ プロセッサ (WGP) が表示され、それぞれが 2 つのコンピューティング ユニット (CU) を備え、合計 16 CU または 1024 ストリーム プロセッサを備えています。 512 KB の L1 キャッシュ、2 MB の L2 キャッシュ、プリミティブおよびラスター ユニット、4 つのレンダリング バックエンド (RB+) と、上部の表示エンジンによって補完されるメディア エンジン (右側) が含まれます。

Finally, in the upper right corner is the neural processing unit (NPU) section, which includes the AI central module in an 8×4 layout, eight memory modules, and the NPU logical control unit and cache, which take up a significant amount of space.

最後に、右上隅にはニューラル プロセッシング ユニット (NPU) セクションがあり、8×4 レイアウトの AI 中央モジュール、8 つのメモリ モジュール、NPU 論理制御ユニットとキャッシュが含まれており、これらはかなりの量を占めます。空間。

Around the edges of the die are the DDR5-5600/LPDDR5X-7500 memory controllers and PHYs, along with display PHYs, USB 4/3/2, PCIe 4.0 x4, and more.

ダイの端には、DDR5-5600/LPDDR5X-7500 メモリ コントローラーと PHY、ディスプレイ PHY、USB 4/3/2、PCIe 4.0 x4 などが配置されています。