Comment optimiser le CPU pour le minage RandomX ? (Correction du cache L3)

Comprendre les dépendances de RandomX et du cache CPU

1. RandomX est un algorithme de preuve de travail exigeant en mémoire, conçu spécifiquement pour l'extraction de CPU, mettant l'accent sur de grandes quantités d'accès rapide à la mémoire plutôt que sur le débit de calcul brut.

2. Il s'appuie fortement sur la bande passante et la latence du cache L3 pour maintenir une efficacité élevée d'instruction par cycle pendant l'exécution de ses routines de machine virtuelle.

3. Les processeurs AMD Ryzen et Intel Core modernes allouent un cache L3 partagé sur plusieurs cœurs de processeur, mais la planification par défaut du système d'exploitation et les paramètres du BIOS conduisent souvent à une utilisation sous-optimale du cache.

4. Les conflits de ligne de cache, les faux partages et le déséquilibre des nœuds NUMA dégradent la cohérence du taux de hachage même lorsque les limites thermiques et de puissance ne sont pas dépassées.

5. La taille de l'ensemble de données de l'algorithme (environ 256 Mo par instance) est délibérément ajustée pour s'adapter aux caches L3 grand public classiques, ce qui fait du partitionnement du cache un vecteur de réglage critique.

Configuration du cache L3 au niveau du BIOS

1. Activez « Core Performance Boost » ou « Precision Boost Overdrive » uniquement si les fréquences turbo soutenues de tous les cœurs restent stables sous une charge RandomX complète.

2. Désactivez les « États C » en dessous de C1 pour éviter un stationnement de base imprévisible qui perturbe les modèles de résidence du cache pendant les cycles d'extraction actifs.

3. Réglez « Fréquence mémoire » sur le profil JEDEC ou XMP le plus élevé pris en charge par la carte mère et les DIMM : RandomX bénéficie davantage d'une bande passante mémoire constante que de gains marginaux en MHz.

4. Activez « LLC Prefetch » ou « L3 Streamer » si disponible ; ces fonctionnalités améliorent la prévisibilité de l'accès séquentiel dans l'ensemble de travail de l'ensemble de données.

5. Sur les plates-formes AMD, assurez-vous que « Global C-State Control » est désactivé et que « Core Level Power Management » est défini sur « Disabled » pour éviter la réallocation dynamique du cache entre les cœurs.

Planificateur de système d'exploitation et réglage de l'affinité des processus

1. Liez chaque processus de mineur RandomX à un cœur physique dédié à l'aide d'un ensemble de tâches ou d'un cpuset, en évitant les frères et sœurs hyperthreadés pour éliminer la destruction du cache.

2. Utilisez le paramètre de démarrage du noyau isolcpus= pour supprimer les cœurs désignés du domaine général du planificateur : cela empêche les interruptions en arrière-plan de polluer les lignes de cache L3.

3. Montez tmpfs sur /dev/shm avec une taille correspondant à l'ensemble de données RandomX (256 Mo) et configurez le mineur pour l'utiliser pour l'initialisation du bloc-notes, réduisant ainsi les allers-retours DRAM.

4. Appliquez la priorité de planification en temps réel (SCHED_FIFO) avec nice -20 et rlimit -rtprio 99 pour minimiser la gigue du changement de contexte pendant les phases d'exécution de la VM.

5. Désactivez les pages énormes transparentes (THP) via echo never > /sys/kernel/mm/transparent_hugepage/enabled pour empêcher la fragmentation de la table des pages qui augmente la pression TLB.

Considérations sur la stabilité thermique et de tension

1. L'exploitation minière RandomX induit une activité soutenue du cache L3, provoquant des températures de puce localisées qui peuvent déclencher une corruption de la ligne de cache induite par une sous-tension sur des courbes de tension instables.

2. Surveillez l'occupation L3 par cœur à l'aide d'outils tels que perf stat -e cache-references, cache-misses, cpu-cycles -C 0 --no-buffer -I 1000 pendant le hachage actif pour détecter les premiers signes de pollution du cache.

3. Évitez les décalages agressifs de l'optimiseur de courbe sur les processeurs AMD, à moins d'être validés par des tests de résistance étendus, notamment randomx-benchmark --verify — l'instabilité se manifeste par des erreurs de hachage silencieuses avant que la limitation thermique ne se produise.

4. Les processeurs Intel bénéficient de la désactivation complète de SpeedStep et du verrouillage des états P sur P1 (maximum non turbo) pour maintenir une latence L3 prévisible sous une charge constante.

5. Utilisez les commandes d'écriture MSR pour désactiver les politiques d'allocation de cache adaptative L3 telles que CAT d'Intel ou ECORE d'AMD, forçant un mappage statique 1:1 cœur-cache.

Foire aux questions

Q : L'augmentation de la vitesse de la RAM au-delà de la DDR4-3200 fournit-elle des gains mesurables en matière de taux de hachage RandomX ? Pas de manière significative. La saturation de la bande passante mémoire se produit autour de la DDR4-2933 dans les configurations double canal. Des augmentations supplémentaires produisent des rendements décroissants à moins qu'elles ne soient associées à des délais primaires plus serrés et à une latence CAS réduite.

Q : Puis-je exécuter deux instances RandomX sur le même package de processeur physique sans perte de performances ? Non. Les conflits de cache L3 partagé entre les instances entraînent une dégradation du débit jusqu'à 38 % en raison de la pression d'expulsion et de l'augmentation des taux d'échec, comme l'ont vérifié les bancs de test Ryzen 5000 et Comet Lake.

Q : L'AVX-512 est-il bénéfique pour le minage RandomX sur les processeurs Intel compatibles ? Non. RandomX évite intentionnellement les instructions vectorielles larges pour préserver l'accessibilité du processeur. L'activation d'AVX-512 déclenche des pénalités d'horloge de base plus élevées et une limitation thermique sans améliorer le modèle de répartition des instructions de la VM.

Q : Pourquoi mon Ryzen 7 5800X affiche-t-il un hashrate inférieur à celui d'un Ryzen 5 5600X malgré un nombre de cœurs plus élevé et un cache L3 plus important ? La conception L3 partagée du 5800X introduit une latence intercœur plus élevée dans des modèles d'accès aléatoire soutenus. Le L3 de 32 Mo plus petit mais plus étroitement couplé du 5600X offre de meilleurs taux de réussite par cycle dans la boucle de traversée de la mémoire de RandomX.