Comment optimiser le CPU mining sur les processeurs Ryzen ? (Guide RandomX)

Comprendre les contraintes de l'algorithme RandomX

1. RandomX est conçu pour être gourmand en mémoire, nécessitant au moins 2 Go de RAM rapide par thread pour maintenir la localité du cache et résister à la domination des ASIC.

2. Les processeurs Ryzen bénéficient de configurations DDR4 à large bande passante, en particulier lors de l'exécution de kits de mémoire double canal ou quadricanal évalués à 3 200 MHz ou plus.

3. L'algorithme évite intentionnellement une forte dépendance aux caches L1/L2, en déplaçant l'accent informatique vers le débit du cache L3 et la sensibilité à la latence de la mémoire.

4. Chaque instance de machine virtuelle RandomX consomme environ 2,5 Mio de mémoire pour son code et son ensemble de données compilés JIT, ce qui rend l'efficacité du contrôleur de mémoire essentielle à l'évolutivité des threads.

5. L'architecture chiplet de Ryzen introduit un comportement d'accès mémoire non uniforme (NUMA) ; les threads épinglés aux unités CCX partageant la même puce d'E/S bénéficient d'une latence inférieure à celle des accès croisés.

Réglage au niveau du BIOS pour la stabilité du minage Ryzen

1. Désactivez CPPC (Collaborative Processor Performance Control) pour éviter les interférences de mise à l'échelle dynamique de la fréquence lors de charges de calcul soutenues.

2. Réglez la fréquence de la mémoire en mode manuel et verrouillez les timings : le resserrement des valeurs tRFC et tFAW améliore la vitesse d'itération RandomX jusqu'à 4,7 % sur la série Ryzen 5000.

3. Activez le mode Gear Down uniquement si des problèmes de stabilité surviennent avec la RAM haute fréquence ; sinon, désactivez-le pour réduire la surcharge du taux de commande.

4. Configurez le contrôle global de l'état C sur C1 uniquement : des états C plus profonds introduisent une latence de réveil qui perturbe le timing cohérent de soumission du hachage.

5. Désactivez les fonctionnalités Precision Boost Overdrive et Auto OC ; ils induisent des pics de tension incompatibles avec des charges de travail minières stables 24h/24 et 7j/7.

Stratégies d'affinité de thread et d'isolation de base

1. Utilisez un ensemble de tâches pour lier chaque instance de mineur RandomX exclusivement à un noyau physique, évitant ainsi les conflits SMT.

2. Réservez le cœur 0 pour les interruptions du système et évitez d'affecter des mineurs aux cœurs adjacents, cela réduit la gigue dans le temps de réponse de propagation des blocs.

3. Sur Ryzen 9 5950X, allouez les threads sur des unités CCX distinctes : les cœurs 0 à 3, 8 à 11, 16 à 19 et 24 à 27 offrent une distribution optimale du cache L3 pour quatre mineurs simultanés.

4. Désactivez le stationnement des cœurs via les paramètres du plan d'alimentation Windows ou le paramètre de démarrage du noyau Linux intel_idle.max_cstate=1 pour garantir une disponibilité constante des cœurs.

5. Surveillez la température par cœur à l'aide de ryzenadj et limitez uniquement les cœurs en surchauffe (et non les CCD entiers) pour préserver la densité globale du hashrate.

Techniques d'optimisation de la pile logicielle

1. Compilez xmr-stak ou xmrig avec les indicateurs -march=native -O3 -flto -funroll-loops pour exploiter les extensions d'instructions spécifiques à Ryzen comme AVX2 et BMI2.

2. Utilisez des pages volumineuses ( vm.nr_hugepages=1280 ) pour réduire la pression TLB pendant les cycles d'accès aux ensembles de données.

3. Remplacez la glibc malloc par défaut par jemalloc compilé avec --with-lg-page=21 pour aligner les allocations de mémoire sur les limites de 2 Mo correspondant aux exigences de la page RandomX.

4. Exécutez les mineurs sous cgroups v2 avec memory.max défini sur 2,1 Go par instance pour éviter les suppressions de MOO pendant les phases d'initialisation de l'ensemble de données.

5. Désactivez ASLR globalement via kernel.randomize_va_space=0 pour éliminer les échecs de cache induits par l'entropie de l'espace d'adressage dans les chemins de compilation JIT.

Foire aux questions

Q : L'activation de la mémoire ECC améliore-t-elle les performances de RandomX sur Ryzen ? R : Non. ECC ajoute environ 10 à 15 % de latence mémoire et n'offre aucun avantage informatique pour RandomX. La DDR4 non ECC offre une bande passante plus élevée et une latence plus faible, essentielles à la traversée des ensembles de données.

Q : Puis-je exécuter des mineurs RandomX avec d’autres applications liées au processeur sans perte de performances ? R : Pas fiable. RandomX sature la bande passante mémoire et la bande passante du cache L3. Les applications simultanées en concurrence pour ces ressources entraînent des baisses mesurables du hashrate, généralement de 12 à 18 % sur les systèmes double canal.

Q : Pourquoi mon Ryzen 7 3700X affiche-t-il un hashrate par cœur inférieur à celui du Ryzen 5 3600 malgré un TDP plus élevé ? R : Le nombre de cœurs plus élevé du 3700X augmente le trafic inter-CCX en raison de la bande passante Infinity Fabric partagée. Son contrôleur de mémoire fonctionne à une fréquence effective inférieure sous une charge multithread, réduisant ainsi l'efficacité de la récupération des ensembles de données par cœur.

Q : Y a-t-il un avantage à utiliser des SSD PCIe 4.0 pour les fichiers d'échange RandomX ? R : Aucun. RandomX n'utilise pas les E/S disque après l'initialisation. L'utilisation du swap indique une RAM insuffisante ou des pages volumineuses mal configurées, et non un goulot d'étranglement de stockage.