Wie optimiert man das CPU-Mining auf Ryzen-Prozessoren? (RandomX-Anleitung)

Grundlegendes zu den Einschränkungen des RandomX-Algorithmus

1. RandomX ist so konzipiert, dass es speicherhart ist und mindestens 2 GiB schnellen RAM pro Thread benötigt, um die Cache-Lokalität aufrechtzuerhalten und der ASIC-Dominanz zu widerstehen.

2. Ryzen-Prozessoren profitieren von DDR4-Konfigurationen mit hoher Bandbreite, insbesondere wenn Dual-Channel- oder Quad-Channel-Speicherkits mit 3200 MHz oder höher betrieben werden.

3. Der Algorithmus vermeidet absichtlich eine starke Abhängigkeit von L1/L2-Caches und verlagert den Rechenschwerpunkt auf den L3-Cache-Durchsatz und die Empfindlichkeit der Speicherlatenz.

4. Jede RandomX-VM-Instanz verbraucht etwa 2,5 MiB Speicher für ihren JIT-kompilierten Code und Datensatz, wodurch die Effizienz des Speichercontrollers für die Thread-Skalierbarkeit von entscheidender Bedeutung ist.

5. Die Chiplet-Architektur von Ryzen führt zu einem NUMA-Verhalten (Non-Uniform Memory Access). Threads, die an CCX-Einheiten angeheftet sind, die denselben I/O-Chip nutzen, weisen eine geringere Latenz auf als Cross-Chip-Zugriffe.

Optimierung auf BIOS-Ebene für Ryzen-Mining-Stabilität

1. Deaktivieren Sie CPPC (Collaborative Processor Performance Control), um Störungen der dynamischen Frequenzskalierung bei anhaltender Rechenlast zu verhindern.

2. Stellen Sie die Speicherfrequenz auf den manuellen Modus ein und sperren Sie die Timings – eine Verschärfung der tRFC- und tFAW-Werte verbessert die RandomX-Iterationsgeschwindigkeit um bis zu 4,7 % auf der Ryzen 5000-Serie.

3. Aktivieren Sie den Gear Down-Modus nur, wenn Stabilitätsprobleme mit Hochfrequenz-RAM auftreten. andernfalls deaktivieren Sie es, um den Befehlsraten-Overhead zu reduzieren.

4. Konfigurieren Sie die globale C-State-Steuerung nur auf C1 – tiefere C-States führen zu einer Aktivierungslatenz, die das konsistente Timing der Hash-Übermittlung stört.

5. Deaktivieren Sie die Funktionen Precision Boost Overdrive und Auto OC; Sie induzieren Spannungsspitzen, die mit stabilen Mining-Arbeitslasten rund um die Uhr nicht vereinbar sind.

Thread-Affinitäts- und Kernisolationsstrategien

1. Verwenden Sie das Taskset , um jede RandomX-Miner-Instanz ausschließlich an einen physischen Kern zu binden und so SMT-Konflikte zu vermeiden.

2. Reservieren Sie Kern 0 für Systeminterrupts und vermeiden Sie die Zuweisung von Minern zu benachbarten Kernen – dies reduziert den Jitter in der Reaktionszeit der Blockausbreitung.

3. Weisen Sie auf Ryzen 9 5950X Threads auf separate CCX-Einheiten zu: Die Kerne 0–3, 8–11, 16–19 und 24–27 ergeben eine optimale L3-Cache-Verteilung für vier gleichzeitige Miner.

4. Deaktivieren Sie das Kernparken über die Windows-Energieplaneinstellungen oder den Linux-Kernel-Boot-Parameter intel_idle.max_cstate=1 , um eine konstante Kernverfügbarkeit sicherzustellen.

5. Überwachen Sie die Temperatur pro Kern mit ryzenadj und drosseln Sie nur überhitzte Kerne – nicht ganze CCDs –, um die Gesamt-Hashratendichte aufrechtzuerhalten.

Techniken zur Software-Stack-Optimierung

1. Kompilieren Sie xmr-stak oder xmrig mit den Flags -march=native -O3 -flto -funroll-loops, um Ryzen-spezifische Befehlserweiterungen wie AVX2 und BMI2 zu nutzen.

2. Verwenden Sie große Seiten ( vm.nr_hugepages=1280 ), um den TLB-Druck während der Zugriffszyklen auf Datensätze zu reduzieren.

3. Ersetzen Sie den Standard-Glibc-Malloc durch Jemalloc, kompiliert mit --with-lg-page=21, um die Speicherzuweisungen an 2-MiB-Grenzen auszurichten, die den RandomX-Seitenanforderungen entsprechen.

4. Führen Sie Miner unter cgroups v2 aus, wobei „memory.max“ auf 2,1 G pro Instanz eingestellt ist, um OOM-Kills während der Dataset-Initialisierungsphasen zu verhindern.

5. Deaktivieren Sie ASLR global über kernel.randomize_va_space=0 , um durch Adressraumentropie verursachte Cache-Fehler in JIT-Kompilierungspfaden zu vermeiden.

Häufig gestellte Fragen

F: Verbessert die Aktivierung des ECC-Speichers die RandomX-Leistung auf Ryzen? A: Nein. ECC erhöht die Speicherlatenz um ca. 10–15 % und bietet keinen Rechenvorteil für RandomX. Nicht-ECC-DDR4 bietet eine höhere Bandbreite und eine geringere Latenz, die für die Datenmengendurchquerung unerlässlich sind.

F: Kann ich RandomX-Miner ohne Leistungsverlust neben anderen CPU-gebundenen Anwendungen ausführen? A: Nicht zuverlässig. RandomX sättigt die Speicherbandbreite und die L3-Cache-Bandbreite. Gleichzeitige Anwendungen, die um diese Ressourcen konkurrieren, führen zu messbaren Hash-Rate-Einbrüchen – typischerweise 12–18 % auf Dual-Channel-Systemen.

F: Warum zeigt mein Ryzen 7 3700X trotz höherer TDP eine niedrigere Hashrate pro Kern als Ryzen 5 3600? A: Die höhere Kernanzahl des 3700X erhöht den Datenverkehr zwischen CCX aufgrund der gemeinsam genutzten Infinity Fabric-Bandbreite. Sein Speichercontroller arbeitet unter Multithread-Last mit einer niedrigeren effektiven Frequenz, wodurch die Effizienz beim Abruf von Datensätzen pro Kern verringert wird.

F: Gibt es Vorteile bei der Verwendung von PCIe 4.0-SSDs für RandomX-Auslagerungsdateien? A: Keine. RandomX verwendet nach der Initialisierung keine Festplatten-E/A. Die Swap-Nutzung weist auf unzureichenden RAM oder falsch konfigurierte große Seiten hin – nicht auf einen Speicherengpass.