Wie optimiert man XMRig für Ryzen CPU Mining?

CPU-Funktionserkennung und Befehlssatzausrichtung

1. Ryzen-Prozessoren ab Zen 2 unterstützen VAES-, AVX2- und BMI2-Befehlssätze, die alle von XMRig während der RandomX-Ausführung aktiv genutzt werden. Der Miner erkennt diese Funktionen automatisch beim Start über die CPUID-Blattabfrage, aber falsch konfigurierte BIOS-Einstellungen können sie unterdrücken.

2. Die VAES-Beschleunigung bietet eine konsistente Durchsatzsteigerung von 17 % gegenüber Standard-AES-NI auf Chips der Ryzen 7000-Serie, wenn sie sowohl in der Firmware als auch im Kernel-Bereich aktiviert ist. Das Deaktivieren von Secure Boot und das Bestätigen der MSR-Schreibberechtigungen sind Voraussetzungen für die vollständige VAES-Nutzung.

3. Die AVX2-Nutzung muss über das Flag --cpu-avx2 im Trockenlaufmodus validiert werden. Wenn die Ausgabe AVX2 trotz Hardware-Unterstützung als deaktiviert meldet, liegt das Problem an Einschränkungen des Mikrocodes auf Kernel-Ebene oder des CPU-Power-Governors.

4. Die interne BasicCpuInfo::detect_assembly() -Routine von Diese Klassifizierung bestimmt Thread-Affinitäts-Standardwerte und Cache-Zeilen-Ausrichtungsstrategien.

Riesige Seitenkonfiguration für das Ryzen-Speichersubsystem

1. Ryzen-CPUs profitieren aufgrund ihrer Dual-Die-CCX-Topologie und hohen Anforderungen an die Speicherbandbreite überproportional von 1 GB großen Seiten. Die Seitengröße von 1 GB reduziert den TLB-Druck über NUMA-Domänen hinweg, was besonders wichtig für das 2-MB-Scratchpad-Zugriffsmuster von RandomX ist.

2. Die Aktivierung von 1-GB-Seiten erfordert Root-Rechte und eine explizite Zuweisung pro NUMA-Knoten: echo 3 > /sys/devices/system/node/node0/hugepages/hugepages-1048576kB/nr_hugepages und identisch für Knoten1 in Dual-CCX-Konfigurationen.

3. Die Überprüfung muss die Überprüfung von HugePages_Free auf HugePages_Total in /proc/meminfo umfassen, nicht nur die Anwesenheit. Eine Nichtübereinstimmung weist auf eine fehlgeschlagene NUMA-lokale Zuordnung hin und löst einen Rückfall auf 2-MB-Seiten mit messbarem Leistungsverlust aus.

4. Bei Verwendung von --huge-pages-jit=true versucht XMRig eine Laufzeitzuweisung. Dies schlägt auf Ryzen-Systemen mit aktiviertem IOMMU stillschweigend fehl, es sei denn, der Kernel-Parameter iommu=pt wird zu GRUB_CMDLINE_LINUX hinzugefügt.

MSR-Registeroptimierung für Zen4-Plattformen

1. Auf der Ryzen 7000-Serie benötigt XMRig Schreibzugriff auf vier spezifische MSRs: 0xc0011020 , 0xc0011021 , 0xc0011022 und 0xc001102b . Diese steuern das Verhalten des Verzweigungsprädiktors, die L3-Cache-Assoziativität und die Aggressivität des Prefetchers.

2. Die von der AGESA-Firmware von AMD festgelegten Standard-MSR-Werte stehen häufig im Konflikt mit dem Speicherzugriffsschritt von RandomX. Das manuelle Überschreiben im config.json-Array „wrmsr“ führt zu einer stabilen Hashrate von +12–18 % auf 7950X-Systemen unter anhaltender Last.

3. Der Kernel-Boot-Parameter msr.allow_writes=on ist obligatorisch. Ohne sie protokolliert XMRig „FAILED TO APPLY MSR MOD“ und greift auf nicht optimierte Ausführungspfade zurück, selbst wenn Secure Boot deaktiviert ist.

4. MSR-Schreibvorgänge müssen erfolgen, bevor ein anderer Userspace-Prozess dieselben Register berührt. Eine verzögerte Anwendung – beispielsweise das Auslösen nach der anfänglichen Hash-Raten-Stabilisierung – führt zu einer teilweisen Anwendung und inkonsistenten Benchmark-Ergebnissen.

Thread-Affinität und Kernbindungsstrategie

1. Das CCX-basierte Design von Ryzen bedeutet, dass logische Kerne innerhalb desselben CCX den L3-Cache gemeinsam nutzen. Durch die ausschließliche Bindung von Threads innerhalb eines einzelnen CCX – z. B. der Kerne 0–3 oder 8–11 auf einem 7950X – wird die Latenz zwischen CCX während der speicherintensiven Phasen von RandomX um bis zu 40 % reduziert.

2. Durch die Verwendung des Array-Formats „rx/wow“: [[2, 0], [2, 1], [2, 8], [2, 9]] werden Threads der Intensität 2 explizit physisch benachbarten Kernen innerhalb zweier separater CCX-Einheiten zugewiesen, wodurch die Cache-Lokalität maximiert und gleichzeitig Datenverkehr zwischen den Chips vermieden wird.

3. Die Einstellung „max-threads-hint“: 12 auf einem 16-Core-Ryzen-Chip verhindert eine Überbelegung. Das Überschreiten der Kernzahl von 75 % löst einen Konflikt im Scheduler aus und erhöht die durchschnittliche Thread-Latenz über den 5 ms-Fristschwellenwert von RandomX hinaus.

4. Der Parameter „affinity“ muss mit „memory-pool“: true gepaart werden, um sicherzustellen, dass die Speicherzuweisungen lokal für den zugewiesenen NUMA-Knoten bleiben. Ohne diese Paarung sinkt die Speicherbandbreite auf Dual-CCX-Chips um etwa 22 %.

Profilbasierter Algorithmus-Umschaltmechanismus

1. Das Profilsystem von XMRig ermöglicht die Definition unterschiedlicher Thread-Konfigurationen pro Algorithmusfamilie. Für Ryzen-Miner, die sowohl auf Monero (rx/0) als auch auf Wownero (rx/wow) abzielen, verhindern separate Profile mit den Namen „monero-profile“ und „wownero-profile“ unbeabsichtigte Ressourcenkonflikte.

2. Die Profilauswahl folgt strikter Priorität: zuerst genaue Übereinstimmung, dann Alias-Zuordnung, dann Familienpräfix-Fallback. Durch die Definition von „rx/0“: „monero-profile“ im „aliases“ -Objekt wird sichergestellt, dass es bei Poolwechselereignissen zu keiner Mehrdeutigkeit kommt.

3. Der m_disabled- Satz in Threads kann verwendet werden, um ältere Cn/R-Algorithmen vollständig auf Ryzen-Systemen zu blockieren. Ihre Speicherzugriffsmuster führen zu übermäßigem L3-Thrashing und reduzieren die RX/Wow-Effizienz um bis zu 9 %.

4. Profile werden nur beim Daemon-Start geladen. Beim Laufzeitwechsel über API-Befehle wie POST /set-algo werden Profildefinitionen nicht neu geladen, sondern nur der aktive Algorithmuskontext innerhalb bereits geladener Profile geändert.

Häufig gestellte Fragen

F1: Verbessert die Aktivierung von Global C-State Control im BIOS die XMRig-Leistung auf Ryzen? Ja. Das Deaktivieren von C6 und tieferen Schlafzuständen verhindert unvorhersehbare Latenzen beim Aufwecken des Kerns, die das deterministische Zeitfenster von RandomX stören. Der Leistungszuwachs beträgt durchschnittlich 3,2 % auf Zen4 mit C-State Control = nur C1 .

F2: Warum meldet XMRig eine niedrigere Hashrate, wenn es neben Docker-Containern ausgeführt wird? Die standardmäßigen cgroup-Speicherbeschränkungen von Docker beeinträchtigen die Zuweisung großer Seiten. Sogar Container ohne aktive Arbeitslast verbrauchen Speicherreservierungen, die den 1-GB-Seitenpool fragmentieren. Durch die Isolierung von Mining-Arbeitslasten auf Bare-Metal oder die Deaktivierung von Speicherbeschränkungen lässt sich dieses Problem beheben.

F3: Kann XMRig DDR5 EXPO-Profile zur Timing-Optimierung nutzen? Nein. EXPO ist eine herstellerspezifische Erweiterung, die vom Speichersubsystem von XMRig nicht unterstützt wird. Allerdings verbessert die manuelle Verschärfung von tRFC und tFAW im BIOS – innerhalb der JEDEC-Spezifikation – die RandomX-Scratchpad-Abruflatenz um 5,7 % auf DDR5-6000-Kits.

F4: Ist es sicher, XMRig mit aktivierter PCIe Resizable BAR auf Ryzen-Plattformen auszuführen? Ja, aber nur, wenn die GPU-Treiber auf Version 23.12.1 oder neuer aktualisiert werden. Ältere AMDGPU-Pro-Versionen lösen PCIe-ACS-Verstöße aus, wenn Resizable BAR und die speicherzugeordneten E/A-Vorgänge von XMRig gleichzeitig aktiv sind.