Ryzen CPU マイニング用に XMRig を最適化するにはどうすればよいですか?

CPU 機能の検出と命令セットの調整

1. Zen 2 以降の Ryzen プロセッサは、VAES、AVX2、および BMI2 命令セットをサポートしており、これらはすべて RandomX 実行中に XMRig によってアクティブに活用されます。マイナーは起動時に CPUID リーフの問い合わせを通じてこれらの機能を自動的に検出しますが、BIOS 設定が正しく構成されていないと、これらの機能が抑制される可能性があります。

2. VAES アクセラレーションは、ファームウェアとカーネル空間の両方で有効にすると、Ryzen 7000 シリーズ チップ上の標準 AES-NI と比較して一貫して 17% のスループット向上を実現します。セキュア ブートを無効にし、MSR 書き込み権限を確認することが、VAES を完全に利用するための前提条件です。

3. AVX2 の使用は、予行モードで--cpu-avx2フラグを使用して検証する必要があります。ハードウェア サポートにもかかわらず、出力で AVX2 が無効であると報告される場合、問題はカーネル レベルのマイクロコードまたは CPU パワー ガバナーの制限にあります。

4. XMRig の内部BasicCpuInfo::detect_assembly()ルーチンは、Ryzen アーキテクチャを正確なファミリーに分類します。Ryzen 5000 シリーズは「zen3」にマップされ、Ryzen 7000 シリーズは「zen4」にマップされます。この分類により、スレッド アフィニティのデフォルトとキャッシュ ライン アラインメント戦略が決まります。

Ryzen メモリ サブシステムの Huge Page 構成

1. Ryzen CPU は、デュアル ダイ CCX トポロジと高いメモリ帯域幅の要求により、1 GB の巨大ページから不釣り合いな恩恵を受けます。 1 GB のページ サイズにより、NUMA ドメイン全体の TLB プレッシャーが軽減され、特に RandomX の 2 MB スクラッチパッド アクセス パターンにとって重要です。

2. 1GB ページを有効にするには、root 権限と NUMA ノードごとの明示的な割り当てが必要です: echo 3 > /sys/devices/system/node/node0/hugepages/hugepages-1048576kB/nr_hugepagesおよびデュアル CCX 構成のノード 1 についても同様です。

3. 検証には、存在するだけでなく、 /proc/meminfo内のHugePages_Free がHugePages_Totalと等しいかどうかを確認する必要があります。不一致は、NUMA ローカル割り当ての失敗を示し、2MB ページへのフォールバックをトリガーし、測定可能なパフォーマンスの低下を引き起こします。

4. --huge-pages-jit=trueを使用すると、XMRig はランタイム割り当てを試みます。これは、カーネル パラメータiommu=ptが GRUB_CMDLINE_LINUX に追加されていない限り、IOMMU が有効になっている Ryzen システムではサイレントに失敗します。

Zen4 プラットフォーム向けの MSR レジスタ調整

1. Ryzen 7000 シリーズでは、XMRig は 4 つの特定の MSR ( 0xc0011020 、 0xc0011021 、 0xc0011022 、および0xc001102b ) への書き込みアクセスを必要とします。これらは、分岐予測子の動作、L3 キャッシュの結合性、およびプリフェッチャーの積極性を制御します。

2. AMD の AGESA ファームウェアによって設定されたデフォルトの MSR 値は、RandomX のメモリ アクセス ストライドと競合することがよくあります。 config.json の「wrmsr」配列でそれらを手動でオーバーライドすると、持続的な負荷の下で 7950X システムで安定した +12 ～ 18% のハッシュ レートが得られます。

3. カーネルブートパラメータmsr.allow_writes=on は必須です。これがないと、セキュア ブートが無効であっても、XMRig は「MSR MOD の適用に失敗しました」というログを記録し、最適化されていない実行パスにフォールバックします。

4. MSR 書き込みは、他のユーザー空間プロセスが同じレジスタにアクセスする前に実行する必要があります。最初のハッシュレートが安定した後にトリガーするなど、アプリケーションが遅延すると、アプリケーションが部分的になり、ベンチマーク結果が一貫性を持たなくなります。

スレッド アフィニティとコア バインド戦略

1. Ryzen の CCX ベースの設計は、同じ CCX 内の論理コアが L3 キャッシュを共有することを意味します。単一の CCX (たとえば、7950X のコア 0 ～ 3 または 8 ～ 11) 内でスレッドを排他的にバインドすると、RandomX のメモリ集中型フェーズ中の CCX 間の遅延が最大 40% 削減されます。

2. 配列形式'rx/wow': [[2, 0], [2, 1], [2, 8], [2, 9]]を使用すると、強度 2 のスレッドが 2 つの別個の CCX ユニット内の物理的に隣接するコアに明示的に割り当てられ、クロスダイ トラフィックを回避しながらキャッシュの局所性が最大化されます。

3. 「max-threads-hint」を設定: 16 コア Ryzen チップで 12に設定すると、オーバーサブスクリプションが防止されます。コア数が 75% を超えると、スケジューラの競合が発生し、平均スレッド レイテンシが RandomX の 5 ミリ秒の期限しきい値を超えて増加します。

4. 割り当てられた NUMA ノードに対してメモリ割り当てがローカルに保たれるようにするには、 'affinity'パラメータを'memory-pool': trueと組み合わせる必要があります。このペアを使用しない場合、デュアル CCX ダイではメモリ帯域幅が最大 22% 低下します。

プロファイルベースのアルゴリズム切り替えメカニズム

1. XMRig のプロファイル システムにより、アルゴリズム ファミリごとに個別のスレッド構成を定義できます。 Monero (rx/0) と Wownero (rx/wow) の両方をターゲットとする Ryzen マイナーの場合、 「monero-profile」と「wownero-profile」という名前の別個のプロファイルにより、意図しないリソース競合が防止されます。

2. プロファイルの選択は厳密な優先順位に従います。最初に完全一致、次にエイリアス マッピング、次にファミリー プレフィックス フォールバックです。 「aliases」オブジェクトで「rx/0」:「monero-profile」を定義すると、プール切り替えイベント中に曖昧さがなくなります。

3. スレッドに設定されたm_disabled Ryzen システム上でレガシー cn/r アルゴリズムを完全にブロックするために使用できます。これらのメモリ アクセス パターンは過剰な L3 スラッシングを引き起こし、rx/wow 効率を最大 9% 低下させます。

4. プロファイルはデーモンの起動時にのみロードされます。 POST /set-algoなどの API コマンドによる実行時の切り替えでは、プロファイル定義は再ロードされません。すでにロードされているプロファイル内のアクティブなアルゴリズム コンテキストのみが変更されます。

よくある質問

Q1: BIOS でGlobal C-State Control を有効にすると、Ryzen での XMRig のパフォーマンスが向上しますか?はい。 C6 およびより深いスリープ状態を無効にすると、RandomX の決定的なタイミング ウィンドウを混乱させる予測不可能なコア ウェイクアップ レイテンシーが防止されます。 Zen4 でC-State Control = C1 のみを使用した場合、パフォーマンスの向上は平均 3.2% です。

Q2: Docker コンテナーと並行して実行すると、XMRig がより低いハッシュレートを報告するのはなぜですか? Docker のデフォルトの cgroup メモリ制限は、巨大なページの割り当てを妨げます。アクティブなワークロードがないコンテナーでもメモリ予約を消費し、1GB ページ プールを断片化します。マイニング ワークロードをベア メタル上に分離するか、メモリ制限を無効にすると、この問題が解決されます。

Q3: XMRig はタイミングの最適化に DDR5 EXPO プロファイルを利用できますか?いいえ。EXPO はベンダー固有の拡張機能であり、XMRig のメモリ サブシステムではサポートされていません。ただし、BIOS の tRFC と tFAW を JEDEC 仕様の範囲内で手動で強化すると、DDR5-6000 キットで RandomX スクラッチパッドのフェッチ レイテンシーが 5.7% 改善されます。

Q4: Ryzen プラットフォームでPCIe Resizable BARを有効にして XMRig を実行しても安全ですか?はい。ただし、GPU ドライバーがバージョン 23.12.1 以降に更新されている場合に限ります。古い AMDGPU-Pro バージョンでは、サイズ変更可能な BAR と XMRig のメモリマップされた I/O 操作の両方が同時にアクティブになると、PCIe ACS 違反がトリガーされます。